CONTAIN_ROUTING
CONTAIN_ROUTING属性限制Pb块中包含的信号的路由
以使用由Pblock定义的区域内的路由资源。这样可以防止内部信号
防止Pb块路由到Pb块之外，并提高了的可重用性
设计
默认情况下，Pb块的定义限制分配给Pb块的逻辑的放置
到由Pblock定义的区域内。此属性对路由具有相同的效果。这个
CONTAIN_ROUTING属性特定于Pblock，并且必须位于
create_pblock命令。
提示：强烈建议在与OOC相关的所有Pb块上使用CONTAIN_ROUTING
模块。请参阅Vivado Design Suite用户指南：分层
设计（UG905）【参考文献21】了解更多信息。
只有完全由Pblock单元所拥有的信号才会被包含在Pblock内。
例如，如果在Pblock中找不到BUFFMUX资源，则从或到的路径
不能包含BUFFMUX。
体系结构支持
所有架构。
适用对象
•PBlocks（get_PBlocks）
价值观
•TRUE：包含Pb块内部到Pb块定义区域的信号路由
范围
•FALSE：不包含Pb块内的信号路由。这是默认设置。
XDC Syntax
set_property CONTAIN_ROUTING <
TRUE | FALSE
> [get_pblocks <
pblock_name
>]
Where:
•
<pblock_name>
specifies the PBlock or PBlocks to apply the property to.
XDC Example
set_property CONTAIN_ROUTING true [get_pblocks pblock_usbEngine0]
set_property CONTAIN_ROUTING true [get_pblocks pblock_usbEngine1]
CONTROL_SET_REMAP
虽然所有寄存器都支持重置和时钟启用，但它们的使用会显著影响
在性能、利用率和功率方面的最终实现。带有大型
多个唯一控制集的放置选项可能较少，从而导致
功率和更低的性能。CONTROL_SET_REMAP属性放置在寄存器上
在逻辑期间触发特定寄存器上的控制集缩减的基元
优化（opt_design）。
当逻辑路径在结构寄存器（FD）时钟使能或同步设置/重置处结束时
寄存器上的属性指示Vivado逻辑优化映射启用或重置
信号到具有专用LUT连接并且可以更快的数据引脚（D）。如果
可能的情况下，该逻辑与驱动D输入的现有LUT相结合，以防止
插入额外级别的逻辑。
重要提示：当CONTROL_SET_REMAP属性为
在任何寄存器上检测到。DONT_TOUCH阻止对指定的单元格或层次结构进行优化。
有关减少控制集的更多信息，请参阅超快设计中的此链接
Vivado设计套件方法指南（UG949）[参考文献24]，了解更多信息。
体系结构支持
所有架构。
适用对象
•单元格（get_Cells）
价值观
•ENABLE（启用）：将EN输入重新映射为D输入。
•复位：将同步S或R输入重新映射为D输入。
•ALL：与ENABLE和RESET组合相同。
•无：什么都不做。这是默认设置，与未在上设置属性的情况相同
细胞。
虽然所有寄存器都支持重置和时钟启用，但它们的使用会显著影响
在性能、利用率和功率方面的最终实现。带有大型
多个唯一控制集的放置选项可能较少，从而导致
功率和更低的性能。CONTROL_SET_REMAP属性放置在寄存器上
在逻辑期间触发特定寄存器上的控制集缩减的基元
优化（opt_design）。
当逻辑路径在结构寄存器（FD）时钟使能或同步设置/重置处结束时
寄存器上的属性指示Vivado逻辑优化映射启用或重置
信号到具有专用LUT连接并且可以更快的数据引脚（D）。如果
可能的情况下，该逻辑与驱动D输入的现有LUT相结合，以防止
插入额外级别的逻辑。
重要提示：当CONTROL_SET_REMAP属性为
在任何寄存器上检测到。DONT_TOUCH阻止对指定的单元格或层次结构进行优化。
有关减少控制集的更多信息，请参阅超快设计中的此链接
Vivado设计套件方法指南（UG949）[参考文献24]，了解更多信息。
体系结构支持
所有架构。
适用对象
•单元格（get_Cells）
价值观
•ENABLE（启用）：将EN输入重新映射为D输入。
•复位：将同步S或R输入重新映射为D输入。
•ALL：与ENABLE和RESET组合相同。
•无：什么都不做。这是默认设置，与未在上设置属性的情况相同
细胞。
